于争

于争博士 著名实战型信号完整性设计专家北京中鼎畅讯科技有限公司总经理，高速PCB设计团队负责人。拥有《信号完整性揭秘--于博士SI设计手记》等多本学术及工程技术专著。录制的60集《Cadence SPB15.7 快速入门视频教程》深受硬件工程师欢迎。16年精研信号完整性，长期从事高速PCB信号完整性设计工作，帮助企业解决高速电路设计难题、故障整改等。采用系统化的信号完整性设计方法，高速PCB一板成功已常态化。多年来设计的电路板达到28层，信号速率超过12Gbps，单电压轨道电流达到70安培，微弱信号达到几个毫伏。设计的电路板类型包括：高速数字板卡、高难度数模混合板，大型高速背板、测试夹具等等，在多个大型项目中对技术方案和技术手段进行把关决策，在高速电路信号完整性设计方面积累了丰富的经验。2010年至今，主讲百余场信号完整性设计、信号完整性仿真等课程。曾为GE医疗，HP研发，国机集团，青岛四方车辆，伟世通，创维，海信、上海先锋商泰、信利半导体，海兰信等多家企业及科研院所提供信号完整性设计及技术培训服务。高速PCB故障定位及整改方案设计已成为常态化的项目。业务领域覆盖通信、医疗、航空航天、汽车电子、雷达、导航、消费电子、铁路、船舶、工控等等多个行业。于争博士创办的北京中鼎畅讯科技有限公司是一家专注信号完整性设计的科研及技术服务类专才型企业，因为“专”所以“精”。为企业解决高速电路设计中的难题，解决别人解决不了的问题。中鼎畅讯提供的服务涵盖信号完整性设计、高速PCB故障整改、信号完整性仿真、电源完整性仿真、信号完整性培训等多个方面，满足客户的多方面多层次需求.